ทีมวิจัยพัฒนาชุดอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G โดยใช้ภาษา VHSIC Hardware Description Language (VHDL) สำหรับบอร์ด FPGA ซึ่งประกอบด้วย 4 ส่วน ได้แก่
1) 5G LDPC Encoder – Downlink/Uplink เป็นตัวเข้ารหัส LDPC ที่ใช้ งานในช่องสัญญาณข้อมูล (Data Channel) แบบ Downlink และ Uplink
2) 5G Polar Encoder – Downlink เป็นตัวเข้ารหัส Polar ที่ใช้งานในช่องสัญญาณควบคุม (Control Channel) แบบ Downlink
3) 5G Polar Encoder – Uplink เป็นตัวเข้ารหัส Polar ที่ใช้งานในช่องสัญญาณควบคุม (Control Channel) แบบ Downlink
4) 5G Polar Encoder – Broadcast เป็นตัวเข้ารหัส Polar ที่ใช้งานในช่องสัญญาณควบคุม (Control Channel) แบบ Broadcast
ทีมวิจัยเลือกใช้บอร์ด FPGA รุ่น Altera DE2-115 ซึ่งภายในบอร์ดประกอบไปด้วยหลายอินเตอร์เฟสเพื่อรองรับการใช้งานได้อย่างหลากหลาย โดยบนบอร์ด DE2-115 มีชิพ Cyclone EP4CE115 ที่ประกอบไปด้วย 114,480 ลอจิก นอกจากนี้ บนบอร์ดยังประกอบไปด้วยหน่วยความจํา สวิตช์ จอแสดงผล LCD และพอร์ต สําหรับเชื่อมต่ออุปกรณ์อื่น ๆ รายละเอียดคุณสมบัติ และส่วนประกอบบนบอร์ด FPGA รุ่น Altera DE2-115 สามารถดูได้จากตารางด้านล่าง
ในการพัฒนาชุดซอฟต์แวร์ VHDL สำหรับเข้ารหัส LDPC มาตรฐาน 5G จะคล้ายกับการพัฒนาชุดซอฟต์แวร์ด้วยภาษา MATLAB และ Python ที่ประกอบด้วยการพัฒนาทั้งหมด 7 ส่วน ได้แก่
- การเข้ารหัส CRC
- การแบ่งข้อมูลเป็นบล็อกย่อย
- การเข้ารหัส CRC ให้บล็อกข้อมูลย่อย
- การเข้ารหัส LDPC ให้บล็อกข้อมูลย่อย
- การปรับอัตรารหัสโดยการเลือกบิตที่จะส่ง
- การแทรกสลับบิตข้อมูลของบล็อกข้อมูลย่อย
- การนำบล็อกข้อมูลย่อยมาต่อเรียงและส่งออก
เช่นเดียวกันในการพัฒนาชุดซอฟต์แวร์เข้ารหัส Polar ก็จะครอบคลุมการทำงานทั้งหมด 11 ส่วนดังนี้
- การแบ่งย่อยบล็อกรหัส
- การเข้ารหัส CRC
- การสแครมบลิง CRC
- การแทรกสลับ CRC
- การลำดับช่องสัญญาณย่อย
- การคำนวณบิตพาริตี
- การเข้ารหัส Polar
- การแทรกสลับบล็อกย่อย
- การปรับอัตรารหัส
- การแทรกสลับบิตรหัส
- การต่อบล็อกรหัส
รายละเอียดเชิงลึกการพัฒนาชุดอุปกรณ์ FPGA ของแต่ละโมดูลของการเข้ารหัส LDPC และ Polar สามารถดูได้จาก ตรงนี้
[ดาวน์โหลด] ชุดอุปกรณ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G
พัฒนาด้วยภาษา VHDL เพื่อจำลองกระบวนการเข้ารหัสข้อมูลด้วยรหัสช่องสัญญาณมาตรฐานการสื่อสารไร้สายยุค 5G บนอุปกรณ์ FPGA